Подробный анализ принципов электростатического разряда (ESD) и методов защиты от него.

Сначала давайте поговорим о том, что такое электростатический разряд (ESD). Это, вероятно, главный виновник, вызывающий чрезмерное повреждение всех электронных компонентов или интегральных схем.Поскольку статическое электричество обычно имеет очень высокое мгновенное напряжение (> несколько тысяч вольт), этот тип повреждения катастрофичен и постоянен, что приводит к прямому сгоранию схемы. Поэтому предотвращение статического повреждения является главной задачей в проектировании и производстве всех ИС.

 

Статическое электричество обычно генерируется человеческой деятельностью, такой как производство, сборка, тестирование, хранение и транспортировка, что может привести к накоплению статического электричества в человеческом теле, инструментах или оборудовании. Даже сами компоненты могут накапливать статическое электричество. Когда люди неосознанно контактируют с этими заряженными объектами, это создает путь разряда, мгновенно повреждая электронные компоненты или системы из-за электростатического разряда (поэтому в прошлом было необходимо носить антистатические браслеты при ремонте компьютеров, чтобы предотвратить повреждение чипов от человеческого статического электричества), аналогично тому, как заряды, накопленные в облаках, могут внезапно прорваться через облака, создавая интенсивную молнию, разрывающую землю, и это обычно происходит незадолго до дождя из-за высокой влажности в воздухе, которая легко образует проводящие пути.

Итак, как мы можем предотвратить повреждение от статического разряда?Во-первых, конечно, мы должны изменить окружающую среду, чтобы уменьшить статическое электричество от источника (например, уменьшить трение, носить меньше шерстяных свитеров, контролировать температуру и влажность воздуха и т. д.), но это не является основной темой нашего обсуждения сегодня.

 

Сегодня мы обсудим, как вовлечь защитные схемы в цепь, чтобы, когда статическое электричество поступает извне, наши электронные компоненты или системы могли самозащищаться, чтобы избежать повреждения статическим электричеством (по сути, установить громоотвод).Это также главная задача для многих проектировщиков и производителей ИС. Многие компании имеют специализированные команды для проектирования ESD. Сегодня я начну с самой базовой теории и постепенно объясню принципы и моменты, на которые следует обратить внимание при защите от ESD. Вы обнаружите, что ранее обсуждаемые PN-структуры/диоды, транзисторы, MOSFET и snap-back все используются.

 

В предыдущих обсуждениях теории диодов PN-структуры мы упоминали, что диоды имеют следующую характеристику:Они проводят в прямом направлении и отключаются в обратном направлении. Более того, если обратное смещение продолжает увеличиваться, происходит лавинный пробой, что приводит к проводимости. Мы называем это диодом зажима. Это именно теоретическая основа, которая нам нужна для проектирования статической защиты. Мы используем эту характеристику обратного отключения, чтобы поддерживать этот обход в открытом состоянии во время нормальной работы, в то время как при наличии внешнего статического электричества этот обходной диод проходит лавинный пробой, образуя обходной путь, который защищает внутреннюю цепь или затвор (разве это не похоже на наличие переполнения в раковине дома, чтобы предотвратить затопление в ванной, если кран оставлен открытым?).

 

Итак, возникает вопрос, становится ли эта защитная схема полностью мертвой после пробоя? Это одноразовое использование? Ответ, безусловно, нет.Пробой PN-структуры можно разделить на два типа: электрический пробой и тепловой пробой. Электрический пробой включает лавинный пробой (низкая концентрация) и пробой Зенера (высокая концентрация). Этот электрический пробой в основном вызван ионизацией столкновения носителей, производя новые пары электрон-дыра, поэтому он восстанавливаемый. Однако тепловой пробой не восстанавливаемый, потому что накопление тепла вызывает плавление и выгорание кремния (Si). Поэтому нам нужно контролировать ток в момент проводимости, обычно добавляя высокое сопротивление последовательно с защитным диодом.

 

Кроме того, может ли кто-нибудь объяснить, почему область ESD не может образовывать силицид?Вот еще одна теория: ESD обычно происходит рядом с входным контактом чипа, а не внутри чипа, потому что мы всегда хотим, чтобы внешнее статическое электричество разряжалось как можно быстрее. Если разместить внутри, будет задержка (обратите внимание, что PAD чипа, который я ранее вскрыл, имеет диоды рядом с ним. Некоторые даже имеют два уровня ESD для двойной защиты).

Прежде чем обсудить принципы и процессы ESD, давайте сначала поговорим о стандартах ESD и методах тестирования. В зависимости от способа генерации статического электричества и различных режимов повреждения цепей обычно существует четыре типа методов тестирования.Это: Модель человеческого тела (HBM), Модель машины (MM), Модель устройства заряда (CDM) и Модель, индуцированная полем (FIM). Однако в отрасли обычно используют первые две модели для тестирования (HBM, MM).

 

1. Модель человеческого тела (HBM):Это относится к статическому заряду, генерируемому трением человека, который внезапно контактирует с чипом, высвобождая заряд и вызывая выгорание чипа. Причина, по которой люди часто получают удар током при падении, заключается в этом. В отрасли существуют отслеживаемые стандарты ESD для HBM (метод MIL-STD-883C 3015.7, с эквивалентной емкостью человека 100pF и эквивалентным сопротивлением человека 1.5Kohm), или Международный стандарт электронной промышленности (EIA/JESD22-A114-A) также имеет регламенты, в зависимости от того, какой из них вы хотите следовать. Если это метод MIL-STD-883C 3015.7, он указывает, что менее <2kV является классом-1, 2kV~4kV является классом-2, а 4kV~16kV является классом-3.

2. Модель машины (MM):Это относится к статическому электричеству, генерируемому машинами (такими как роботы), которые движутся и разряжаются через контакты при касании чипа. Этот стандарт - EIAJ-IC-121 метод 20 (или стандарт EIA/JESD22-A115-A), с эквивалентным сопротивлением машины 0 (поскольку это металл), и емкость все еще составляет 100pF. Поскольку машина металлическая и имеет сопротивление 0, время разряда очень короткое, почти между мс или мкс. Однако более важной проблемой является то, что из-за эквивалентного сопротивления, равного 0, ток очень велик, поэтому даже разряд 200V MM более вреден, чем разряд 2kV HBM. Более того, сами машины имеют много проводов, которые могут взаимно связываться, поэтому ток может варьироваться и мешать со временем.

Метод тестирования ESD аналогичен тестированию GOI в FAB. После назначения контакта прикладывается напряжение ESD на определенный период времени.Затем мы возвращаемся, чтобы протестировать электрические свойства, чтобы увидеть, есть ли повреждения. Если проблем нет, мы применяем еще один шаг напряжения ESD на продолжительный период, затем снова тестируем электрические свойства и повторяем это до тех пор, пока не произойдет пробой. Напряжение пробоя в этот момент является критическим напряжением для пробоя ESD (пороговое напряжение отказа ESD). Обычно мы прикладываем напряжение к цепи три раза (3 разряда), чтобы сократить цикл тестирования, обычно начиная с 70% стандартного порогового напряжения ESD, и каждый шаг можно регулировать по мере необходимости на 50V или 100V.

 

(1). Количество стрессов = 3 разряда. (5 разрядов, худший случай)
(2). Шаг стресса	ΔVESD = 50V (100V) для VZAP <= 1000V ΔVESD = 100V (250V, 500V) для VZAP > 1000V
(3). Начальное VZAP = 70% от среднего порогового напряжения отказа ESD (VESD)

Кроме того, поскольку у каждого чипа много контактов, вы тестируете каждый контакт индивидуально или тестируете комбинации контактов? Поэтому это можно разделить на несколько комбинаций:Тестирование I/O-контактов (входные и выходные контакты), тестирование контактов друг с другом, тестирование Vdd-Vss (от входа к выходу), аналоговые контакты.

 

1. I/O контакты:Это означает выполнение тестирования ESD как на входных, так и на выходных контактах отдельно. Поскольку заряд может быть положительным или отрицательным, существует четыре комбинации: вход + положительный заряд, вход + отрицательный заряд, выход + положительный заряд, выход + отрицательный заряд. При тестировании входа выход и все другие контакты находятся в плавающем состоянии; наоборот, при тестировании выхода.

2. Тестирование между контактами: Электростатический разряд происходит в петле между контактами, но если мы тестируем каждые два контакта, комбинаций становится слишком много. Поскольку любой I/O должен проходить через VDD/Vss для питания всей схемы после применения напряжения, улучшенная версия использует определенный I/O контакт с положительным или отрицательным ESD напряжением, в то время как все другие I/O заземлены, а вход и выход находятся в плавающем состоянии.

3. ESD между Vdd и Vss:Вам нужно только подключить Vdd и Vss, и все I/O контакты находятся в плавающем состоянии, позволяя статическому электричеству проходить между Vdd и Vss.

4. Тестирование разряда аналоговых контактов:Поскольку многие аналоговые схемы имеют дифференциальные пары или операционные усилители (OP AMP) с двумя входными терминалами, чтобы предотвратить повреждение и сбой дифференциальных пар или операций, тестирование ESD необходимо проводить отдельно, специально нацеливаясь на эти два контакта, в то время как все другие контакты находятся в плавающем состоянии.

Хорошо, это все о принципах и тестировании ESD; далее давайте поговорим о факторах в процессе и дизайне.

 

С дальнейшей миниатюризацией закона Мура размеры устройств становятся меньше, глубина соединений становится менее значительной, а GOX становится тоньше, что облегчает электростатический пробой. Более того, в передовых процессах введение силицида может сделать электростатический пробой более резким, поэтому почти все проектирования чипов должны преодолевать проблему электростатического пробоя.

Защита от электростатического разряда может быть решена со стороны FAB процесса или спроектирована со стороны IC дизайна макета.Поэтому вы увидите, что процесс имеет слой опции ESD, или существуют правила проектирования ESD, доступные для выбора клиентами в правилах проектирования. Конечно, некоторые клиенты также будут проектировать ESD на основе электрических характеристик модели SPICE через макет.

 

1. ESD в процессе:Либо изменить PN переход, либо изменить нагрузочное сопротивление PN перехода. Изменение PN перехода может полагаться только на ESD_IMP, в то время как изменение нагрузочного сопротивления PN перехода может быть выполнено с использованием методов без силицида или последовательного сопротивления.

 

1) ESD имплантация для Source/Drain:Поскольку наша структура LDD легко формирует два мелких перехода по обе стороны от поликристаллического затвора, и электрическое поле на острых углах этого мелкого перехода относительно сосредоточено, и поскольку это мелкий переход, он ближе к затвору, таким образом, более подвержен воздействию электрического поля затвора. Поэтому способность разряда ESD таких углов LDD относительно плохая (<1kV). Если такое устройство используется на порту I/O, это может легко вызвать повреждение ESD. Исходя из этой теории, нам нужно отдельное устройство без LDD, но нам нужна другая ESD имплантация для создания более глубокого N+_S/D, что может округлить острые углы и переместить их дальше от поверхности, тем самым значительно улучшая способность к пробою ESD (>4kV). Однако в этом случае дополнительный MOS затвор должен быть очень длинным, чтобы предотвратить пробой, и поскольку устройства разные, требуется отдельная экстракция модели SPICE устройства.

2) ESD имплантация для контактных отверстий:P+ бороновая имплантация помещается под N+ стоком устройства LDD, и глубина должна превышать глубину N+ стока. Это может снизить напряжение пробоя оригинального стока (8V-->6V), позволяя стоку проводить разряд до того, как угол LDD пробьется, тем самым защищая сток и затвор от пробоя. Поэтому этот дизайн может сохранить размер устройства неизменным, и структура MOS не меняется, так что нет необходимости повторно экстрагировать модель SPICE. Конечно, этот метод применим только к процессам без силицида; в противном случае вы не можете имплантировать в контакт.

3) SAB (SAlicide Block):Как правило, чтобы уменьшить межсоединительную емкость MOS, мы используем процессы силицида/SAlicide. Однако, если устройство работает на выходном конце, нагрузочное сопротивление нашего устройства уменьшается, и внешнее ESD напряжение будет легко загружено между структурами LDD и затвора, что приведет к повреждению пробоя. Поэтому для силицида/салицида выходного MOS мы обычно используем маску SAB (SAlicide Block), чтобы заблокировать RPO, предотвращая образование силицида. Это увеличивает стоимость дополнительного фотослоя, но напряжение ESD может быть увеличено с 1kV до 4kV.

4) Метод последовательного сопротивления:Этот метод не требует добавления маски и, вероятно, является самым экономически эффективным. Принцип несколько похож на третий метод (SAB) увеличения сопротивления; я намеренно добавляю последовательное сопротивление (например, Rs_NW или HiR и т.д.), тем самым достигая метода SAB.

2. ESD в дизайне:Это полностью зависит от навыков дизайнера. Некоторые компании предоставляют решения клиентам в своих правилах проектирования, и клиентам просто нужно следовать чертежам. Для тех, у кого этого нет, это зависит от собственных дизайнеров клиента. Многие правила проектирования утверждают, что это всего лишь руководство/ссылка, а не гарантия. Обычно затвор/источник/объем соединены вместе, а переход стока подключен к I/O концу, чтобы выдерживать импульсное напряжение ESD. NMOS называется GGNMOS (Gate-Grounded NMOS), а PMOS называется GDPMOS (Gate-to-Drain PMOS).

 

Беря NMOS в качестве примера, принцип заключается в том, что затвор находится в выключенном состоянии, а PN переход источника/объема изначально соединен с 0 смещением. Когда на I/O конце возникает большое напряжение, PN переход стока/объема подвергается лавинному пробою, вызывая большой ток в объеме, создавая разницу напряжения с сопротивлением подложки, что приводит к прямому смещению PN перехода объема/источника. Поэтому паразитный боковой NPN транзистор этого MOS входит в область усиления (эмиттерный переход с прямым смещением, коллекторный переход с обратным смещением), тем самым проявляя характеристики Snap-Back, обеспечивая защиту. То же самое относится и к PMOS.

Этот принцип кажется простым, но в чем суть (ноу-хау) дизайна? Как спровоцировать BJT? Как поддерживать Snap-back? Как поддерживать HBM >2KV или 4KV?

 

Как спровоцировать? Должен быть достаточный ток подложки, поэтому он развился в ныне широко используемую многопальцевую перекрестную параллельную структуру. Однако основная техническая проблема с этой структурой заключается в том, что ширина базы увеличивается, что снижает коэффициент усиления, затрудняя включение Snap-back. Более того, по мере увеличения числа пальцев становится очень трудно достичь равномерного включения между каждым пальцем, что также является узким местом в дизайне ESD.

Чтобы изменить эту проблему, вероятно, есть два подхода (поскольку триггер - это напряжение, улучшение напряжения - это либо сопротивление, либо ток): 1. Используйте SAB (SAlicide-Block), чтобы сформировать область с высоким сопротивлением без силицида на I/O Drain, что увеличивает сопротивление блока стока, делая распределение тока ESD более равномерным, тем самым улучшая способность разряда; 2. Добавьте P-ESD (Inner-Pickup имп, аналогично вышеупомянутому контактному отверстию P+ ESD имп), разместив P+ под N+ Drain, уменьшая напряжение пробоя лавины Drain, позволяя большему току пробоя лавины возникать раньше (см. литературную статью: Inner Pickup on ESD of multi-finger NMOS.pdf).

 

Существует два небольших аспекта общих знаний о Snap-back ESD, которыми я хотел бы поделиться со всеми:

1) NMOS обычно показывает лучшие характеристики Snap-back, но на самом деле PMOS очень трудно добиться характеристик snap-back.и PMOS, как правило, имеет лучшую стойкость к ESD, чем NMOS. Это похоже на эффект HCI, в основном потому, что NMOS генерирует электроны во время пробоя, которые имеют высокую подвижность, поэтому Isub велик и легко вызывает проводимость Bulk/Source вперед, но PMOS сталкивается с трудностями.

 

2) Триггерное напряжение/Удерживающее напряжение: Триггерное напряжение, конечно, является первой точкой перегиба (точка колена) упомянутого ранее snap-back, напряжение пробоя паразитного BJT.и оно должно находиться между BVCEO и BVCBO. Удерживающее напряжение необходимо для поддержания Snap-back в непрерывном состоянии ON, но оно не может войти в состояние latch-up; в противном случае оно войдет во вторичный пробой (термический пробой) и вызовет повреждение. Еще одно понятие - это ток вторичного пробоя, который представляет собой резкое увеличение тепла из-за I^2*R после входа в latch-up, что приводит к плавлению кремния. Это необходимо ограничить, что можно сделать, контролируя W/L или добавляя ограничивающее ток высокое сопротивление. Самый простой и наиболее часто используемый метод - увеличить расстояние Drain/увеличить расстояние SAB (распространенная практика в правилах ESD).

 

3. Технология ESD Gate-Couple: Как мы только что упомянули, узкое место в проектировании многофингерного ESD - это однородность включения. Предположим, что есть10 пальцев, и во время разряда ESD эти 10 пальцев могут не включаться одновременно (обычно из-за пробоя). Обычно можно увидеть, что сначала включаются только 2-3 пальца, что связано с тем, что компоновка не позволяет относительному положению и направлению проводов каждого пальца быть точно одинаковыми. Как только эти 2-3 пальца включаются, ток ESD концентрируется на этих 2-3 пальцах, в то время как остальные остаются выключенными, так что их способность защиты от ESD эквивалентна только способности защиты 2-3 пальцев, а не 10 пальцев.

 

Это также основная причина, почему размер компонента был сделан очень большим, но способность защиты от ESD не увеличилась, как ожидалось. Увеличение площади не принесло ожидаемого улучшения ESD. Что делать? На самом деле это довольно просто: нам нужно снизить Vt1 (триггерное напряжение). Мы можем увеличить напряжение на затворе, чтобы сначала включить подложку, а не пробой, генерируя ток подложки, что позволяет другим пальцам также включаться и входить в проводящее состояние, позволяя каждому пальцу нести ток ESD и действительно проявлять эффект ESD большой площади.

 

Однако этот дизайн ESD GCNMOS имеет недостаток: как только канал включается и генерируется ток, это может легко вызвать пробой оксида затвора. Поэтому это не обязательно очень хорошее решение для проектирования ESD. Более того, чем меньше активная область, тем больше влияние напряжения на затвор, в то время как чем больше активная область, тем труднее включить snap-back, что делает это трудным для понимания.

 

4. Существует также сложная схема защиты от ESD: Кремниевый управляемый выпрямитель (SCR), который представляет собой структуру PNPN паразитного CMOS, о которой мы говорили ранее, которая вызывает snap-back и latch-up.достигая защиты схемы через ВКЛ/ВЫКЛ. Вы можете пересмотреть это; просто позвольте факторам, подавляющим latch-up из предыдущей статьи, произойти, но это можно применить только к компоновке, а не к процессу, иначе latch-up снова потерпит неудачу.

 

Наконец, проектирование ESD очень глубоко. Я просто высказываю некоторые идеи, чтобы люди из FAB поняли. В основном, существует несколько решений ESD: резистивное деление напряжения, диоды, MOS, паразитный BJT, SCR (структура PNPN) и так далее. Более того, ESD связано не только с проектированием, но и с процессом FAB, и знания очень глубокие; я сам не совсем понимаю это.

 

Отказ от ответственности: Эта статья является сетевой перепечаткой, и авторские права принадлежат оригинальному автору. Если есть какие-либо проблемы с авторскими правами на видео, изображения или текст, использованные в этой статье, пожалуйста, немедленно сообщите нам, и мы удалим содержимое на основе предоставленных вами доказательств.